SuperH (или SH) — название микропроцессорной и микроконтроллерной архитектуры, являющееся торговой маркой. В основе SuperH лежит 32-разрядная RISC-архитектура, используемая в большом количестве встраиваемых систем.
Процессорное ядро SuperH было разработано компанией Hitachi в начале 1990-х годов и к 1995-му стало 3-й архитектурой по количеству поставленных ядер[1]. Многие микроконтроллеры и микропроцессоры основаны на этой архитектуре. Возможно, наиболее известным применением процессора SH7709 является КПК HP Jornada, работающий под управлением операционной системы Windows CE.
Hitachi разработала полную систему команд, общую для всех поколений процессорных ядер. Первоначально SH-1 и SH-2 использовались в игровой приставке Sega Saturn, а позже во многих других микроконтроллерах, применявшихся в различных встраиваемых системах. Например, в ПЛК DirectLogic от компании Koyo микропроцессоры поколения SH-1 используются в качестве основного. Эти ядра использовали 16-разрядную систему команд, при этом регистры и адреса были 32-разрядными, что обеспечивало превосходную плотность кода[2][3]. Это было важно, так как в то время оперативная память была очень дорогой.
Несколькими годами позже было разработано ядро SH-3 путём расширения изначальных ядер, в основном за счёт использования другой концепции обработки прерываний, контроллера памяти и модифицированной концепции работы кеш-памяти. Ядро SH-3, имеющее расширенную систему команд, включающую команды цифровой обработки сигналов, называлось SH-3-DSP. С расширенными адресом для эффективной цифровой обработки сигналов и специальными аккумуляторами это ядро объединяло в себе функции RISC и DSP-процессоров. Подобная эволюция также произошла и с изначальным ядром SH-2, которое в этом случае получило название SH-DSP.
Следующим поколением стали процессоры с ядром SH-4. Они применялись в конце 1990-х годов, например, в игровом автомате Sega NAOMI[англ.], игровой приставке Sega Dreamcast и субноутбуке Compaq Aero 8000. Центральный RISC-процессор Hitachi SH-4 работал на частоте до 200 МГц. Среди основных особенностей архитектуры SH-4 можно назвать наличие двух вычислительных блоков с модулем суперскалярного ветвления и ещё одного параллельного блока вычислений для векторных операций с плавающей точкой.
Архитектура SH-5[4] подразумевала работу процессора в двух режимах. Первый из них — режим совместимости с SH-4 — носил название SHcompact, новый — SHmedia — режим использовал 32-битный набор команд, включавший SIMD-инструкции, и 64 64-битных регистра[5].
Очередной этап эволюции архитектуры прошел в 2003 году — когда на основе ядер SH-2 и SH-4 было разработано суперскалярное ядро нового поколения — SH-X[6].
На сегодняшний день[когда?] поддержкой и развитием архитектуры, процессорного ядра и выпуском конечных продуктов на их основе занимается компания Renesas Electronics, образовавшаяся в результате слияния полупроводниковых подразделений компаний Hitachi и Mitsubishi.
Существует инициатива (при участии Renesas) по созданию открытых процессорных ядер с архитектурой SH, в частности ядра J2 для FPGA и ASIC (исходный код опубликован в 2015 году)[7][8][9][10]. Последние патенты на SH2 истекли в 2014 году, а на SH4 – в 2016 году[11]. Для платформы реализованы различные компиляторы и подготовлена версия ОС μClinux.[12]
Примечания
править- ↑ Michael Slater. The microprocessor today (англ.) 32-44. IEEE Micro 16.6 (декабрь 1996). — «Figure 1 Unit shipments of leading 32- and 64-bit architectures». Дата обращения: 26 декабря 2015. Архивировано 4 марта 2016 года.
- ↑ A. Hasegawa, I. Kawasaki, K. Yamada, S. Yoshioka, S. Kawasaki, and P. Biswas, “SH3: High code density, low power,” IEEE Micro, vol. 15, no. 6, pp. 11–19, 1995.
- ↑ Архивированная копия. Дата обращения: 26 декабря 2015. Архивировано 26 декабря 2015 года.
- ↑ Biswas, Prasenjit, et al. "Sh-5: the 64 bit superh architecture." Micro, IEEE 20.4 (2000): 28-39. pdf Архивировано 4 марта 2016 года.
- ↑ Arakawa, Fumio. "SH-5: a first 64-bit SuperH core with multimedia extension." HOT Chips 13 Conference Record. 2001. Дата обращения: 26 декабря 2015. Архивировано 5 марта 2016 года.
- ↑ Arakawa, Fumio, et al. "SH-X: an embedded processor core for consumer appliances." ACM SIGARCH Computer Architecture News. Vol. 33. No. 3. ACM, 2004.
- ↑ J Cores (англ.). Open Processor Foundation. Дата обращения: 26 декабря 2015. Архивировано 12 января 2016 года.
- ↑ Nathan Willis (2015-06-10). "Resurrecting the SuperH architecture". LWN, LinuxCon Japan. Архивировано 26 декабря 2015. Дата обращения: 26 декабря 2015.
- ↑ "Neues Leben für die SuperH-Architektur" (нем.). Pro-linux.de. 2015-06-12. Архивировано 26 декабря 2015. Дата обращения: 26 декабря 2015.
- ↑ The Project: An Open Platform Архивная копия от 5 марта 2016 на Wayback Machine / Open Processor Foundation, 2015
- ↑ Rob Landley, and Shumpei Kawasaki, Turtles all the Way Down: Running Linux on Open Hardware Архивная копия от 4 марта 2016 на Wayback Machine / LinuxCon Japan
- ↑ Resurrecting the SuperH architecture Архивная копия от 26 декабря 2015 на Wayback Machine на LWN.net (англ.)
Ссылки
править- SuperH RISC engine Family - Семейство SuperH на сайте Renesas (англ.)