Википедия

Файл:MIPS Architecture (Pipelined).svg

Исходный файл (SVG-файл, номинально 800 × 500 пкс, размер файла: 56 КБ)

Краткое описание

Описание
English: The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).
Дата
Источник Собственная работа
Автор Inductiveload
Права
(Повторное использование этого файла)
Public domain Я, владелец авторских прав на это произведение, передаю его в общественное достояние. Это разрешение действует по всему миру.
В некоторых странах это не может быть возможно юридически, в таком случае:
Я даю право кому угодно использовать данное произведение в любых целях без каких-либо условий, за исключением таких условий, которые требуются по закону.
Другие версии rkrkgkf
SVG‑разработка
InfoField
 
Исходный код этого SVG-файла некорректен из-за ошибки.
 
Это векторное изображение было создано с помощью Inkscape.
 
Этот файл использует переводимый встроенный текст.

Краткие подписи

Добавьте однострочное описание того, что собой представляет этот файл

Элементы, изображённые на этом файле

изображённый объект

создатель

У этого свойства есть некоторое значение без элемента в

имя автора (строка): Inductiveload
URL: https://commons.wikimedia.org/wiki/user:Inductiveload
логин в проектах Викимедиа: Inductiveload

История файла

Нажмите на дату/время, чтобы посмотреть файл, который был загружен в тот момент.

Дата/времяМиниатюраРазмерыУчастникПримечание
текущий17:08, 22 января 2009Миниатюра для версии от 17:08, 22 января 2009800 × 500 (56 КБ)Inductiveload{{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So
17:08, 22 января 2009Миниатюра для версии от 17:08, 22 января 2009800 × 500 (56 КБ)Inductiveload{{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So

Следующая страница использует этот файл:

Глобальное использование файла

Данный файл используется в следующих вики:

Метаданные

Файл содержит дополнительные данные, обычно добавляемые цифровыми камерами или сканерами. Если файл после создания редактировался, то некоторые параметры могут не соответствовать текущему изображению.

Источник — https://ru.wiki.x.io/wiki/Файл:MIPS_Architecture_(Pipelined).svg